后摩尔时代，传统晶体管“几何微缩”进程趋缓，制约了高性能AI芯片的经济性与规模化发展。集成电路新范式通过3D堆叠多功能芯片，实现系统级延迟降低与集成密度提升。在边缘端，采用三维集成架构构建“感存算一体化”的低延时、高能效边缘芯片，已成为应对时延约束、功耗瓶颈等挑战的重要技术方向。

近期，中国科学院微电子研究所等提出了一款面向视觉大模型加速的全低热预算“感存算一体化”单片三维集成原型芯片架构。该框架在单芯片内垂直异质集成多光谱碳纳米管传感单元、3D混合增益存算单元与混合CFET结构SRAM数字存算单元，并与DETR视觉大模型的注意力计算范式深度对齐。相比传统2D架构，该架构可以提升计算能效与处理时效，为边缘AI视觉计算提供了前瞻技术路径。

相关研究成果入选VLSI 2026（2026 IEEE Symposium on VLSI Technology）。

来源：微电子研究所

编辑：杨越

审核：雷建树